### WELTORGANISATION FÜR GEISTIGES EIGENTUM

Internationales Büro

INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 5:

H04J 3/07, H03L 7/093

(11) Internationale Veröffentlichungsnummer:

WO 91/12678

(43) Internationales

Veröffentlichungsdatum:

22. August 1991 (22.08.91)

(21) Internationales Aktenzeichen:

PCT/EP90/02090

**A1** 

(22) Internationales Anmeldedatum:

4. Dezember 1990 (04.12.90)

(30) Prioritätsdaten:

90103071.8 16. Februar 1990 (16.02.90) EP (34) Länder für die die regionale oder internationale Anmeldung eingereicht worden ist:

AT usw.

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIE-MENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-8000 München 2 (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): VOLEJNIK, Wilhelm [AT/DE]; Andreasstraße 9, D-8029 Sauerlach (DE).

(74) Gemeinsamer Vertreter: SIEMENS AG; Postfach 22 16 34, D-8000 München 22 (DE).

(81) Bestimmungsstaaten: AT (europäisches Patent), AU, BE (eurepäisches Patent), BR, CA, CH (europäisches Patent), DE (europäisches Patent), DK (europäisches Patent), EX (europäisc tent), ES (europäisches Patent), FI, FR (europäisches Patent), GB (europäisches Patent), GR (europäisches Patent), IT (europäisches Patent), JP, LU (europäisches Patent), NL (europäisches Patent), NO, SE (europäisches Patent), US.

#### Veröffentlicht

Mit internationalem Recherchenbericht.

(54) Title: PROCESS AND DEVICE FOR BEAT RECOVERY

(54) Bezeichnung: VERFAHREN UND ANORDNUNG ZUR TAKTRÜCKGEWINNUNG

### (57) Abstract

In the bytewise stopping of synchronous signals in the synchronous-digital-multiplex hierarchy, jitter with phase jumps of 8 UI occurs which renders beat recovery difficult. Means are therefore sought for converting jitter into drift. This is achieved with a phase regulating loop (PLL) in which a phase jump compensator (7) is inserted between the output (4) of a phase discriminator (3) and the input (5) of an oscillator (6). This converts an input correction value (Ke) into an output correction value (Ka). If there is no stop, the input correction value (Ke) leaves the phase jump compensator (7) unchanged (a1, b1). If a positive stop is made (+St), the pulses of the input correction value (Ke) thus lengthened are first shortened to the normal duration (x1) and then lengthened stepwise (c1, d1) to the original duration. On negative stopping (-St) the thus shortened pulses of the input correction value (Ke) are first lengthened to the normal duration and then reshortened stepwise (e1, f1).

### (57) Zusammenfassung

Beim byteweisen Stopfen synchroner Signale der Synchron-Digital-Multiplexhierarchie tritt ein Jitter mit Phasensprüngen von 8 UI auf, der eine Taktrückgewinnung erschwert. Es wird daher nach einer Möglichkeit gesucht, Jitter in Wander umzuwandeln. Dies wird mit einer Phasenregelschleife (PLL) erreicht, bei der zwischen dem Ausgang (4) eines Phasendiskriminators (3) und dem Eingang (5) eines Oszillators (6) ein Phasensprung-Kompensator (7) eingefügt ist. Dieser wandelt eine Eingangskorrekturgröße (Ke) in eine Ausgangskorrekturgröße (Ka) um. Wenn nicht gestopft wird, verläßt die Eingangskorrekturgröße (Ka) den

Phasensprung-Kompensator (7) unverändert (al, bl). Wird positiv gestopst (+St), dann werden die daduch verlängerten Pulse der Eingangskorrekturgröße (Ke) zuerst auf die Normaldauer (x1) verkürzt und anschließend schrittweise auf die ursprüngliche Dauer verlängert (c1, d1). Beim negativen Stopfen (-St) werden dagegen die dadurch verkürzten Pulse der Eingangskorrekturgröße (Ke) zuerst auf die Normaldauer (x1) verlängert und dann wieder schrittweise verkürzt (e1, f1).

### LEDIGLICH ZUR INFORMATION

Code, die zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AT	Österreich	ES	Spanien	ML	Mali
AU	Australien	FI	Finnland	MN	Mongoleî
BB	Barbados	FR	Frankreich	MR	Mauritanien
8E	Belgien	GA	Gabon	MW	Maiawi
BP	Burkina Faso	GB	Vereinigtes Königreich	NL	Niederlande
BG	Bulgarien	GN	Guinea	NO	Norwegen
BJ	Benin	GR	Grischenland	PL	Polen
BR	Brasilien	HU	Ungarn	RO	Rumänien
ÇA	Kanada	IT	Italien	SD	Sudan
CF	Zentrale Afrikanische Republik	JP	Japan	SE	Schweden
CG	Kongo	KP	Demokratische Volksrepublik Korea	SN	Senegal
CH	Schweiz.	KR	Republik Korea	SU	Soviet Union
Cl	Côte d'Ivoire	LI	Liechtenstein	TD	Tschad
CM	Kamerun	LK	Sri Lanka	TG	Togo
CS	Tschechoslowakei	LU	Luxemburg	US	Vereinigte Staaten von Amerika
DE	Deutschland	MC	Monaco	•	vereingle basein von vineitau
DK	Dänemark	MG	Madagaskar		

1

5

1

Verfahren und Anordnung zur Taktrückgewinnung

Die Erfindung bezieht sich auf ein Verfahren zur Taktrückgewinnung, bei dem die Phase eines Eingangstaktes mit der eines Ausgangstaktes verglichen wird und bei dem die Frequenz des Ausgangstaktes in Abhängigkeit vom Vergleichsergebnis mit Hilfe 10 einer Korrekturgröße nachgezogen wird, sowie auf eine Anordnung zur Durchführung dieses Verfahrens.

Ein derartiges Verfahren ist aus dem Buch "Theorie und Anwendungen des Phase-locked Loops", Best, 4. überarbeitete Auflage, AT Verlag Aarau, Stuttgart, 1987, Seiten 93 bis 95 bekannt.

Eine Taktrückgewinnungseinrichtung mit einer Phasenregelschleife, bei der aus der Frequenz eines Quarzoszillators eine 20 Folge in der Phase verschobener interner Takte abgeleitet wird, von denen, gesteuert durch die Ausgangssignale eines Phasendiskriminators, jeweils einer nach einer Frequenzteilung als Auslesetakt dient, ist Gegenstand eines älteren Vorschlags (P 39 09 678.5).

In der Technik des Übertragens und Multiplexens digitaler Signale erfolgt derzeit eine Umstellung von einem plesiochronen auf einen synchronen Betrieb. Während die herkömmlichen plesiochronen Signale eine Bit-Struktur haben, weisen die neuen synchronen Signale eine Byte-Struktur, d.h. eine Gliederung aus Vielfachen von acht Bits auf. Dies geht aus den CCITT-Empfehlungen G.707, G.708 und G.709 hervor.

35

25

0

25

In der Multiplextechnik werden mehrere Digitalsignale durch Verschachteln zu einem Zeitmultiplexsignal zusammengefaßt. In der Synchron-Digital-Multiplexhierarchie erfolgt dies entsprechend der Byte-Struktur in Gruppen von jeweils acht Bits. Da die Phasen der zu verschachtelnden Digitalsignale häufig nicht starr zueinander sind, sondern in Abhängigkeit von der Vorgeschichte gegeneinander wandern, muß beim Verschachteln eine

Phasenanpassung vorgeschaltet werden.

Die Phasenanpassung erfolgt durch Stopfen. Dabei werden in vorgegebenen diskreten Zeitpositionen (Zeitschlitzen) des abgehenden Multiplexsignals – in Abhängigkeit von der augenblicklichen Phase bzw. Frequenz des zu multiplexenden Signals relativ zum Multiplexsignal – entweder acht dem zu multiplexenden Signal zugeordnete Zeitschlitze mit dessen Daten gefüllt oder nicht. Beim Stopfen springt demnach die Phase des zu

multiplexenden synchronen Signals relativ zum Multiplexsignal

20 Nach der Übertragung wird das Multiplexsignal wieder in seine einzelnen Komponenten aufgelöst. Eines der dabei auftretenden Probleme ist die Rückgewinnung der Originaltakte der gemultiplexten Signale, denn es müssen an die Gleichmäßigkeit dieser rückgewonnen Takte hohe Anforderungen gestellt werden.

um acht UI (Unit Interval), bzw. um ein Byte (8 Bits).

In der zeitlichen Aufeinanderfolge der Taktflanken auftretende Unregelmäßigkeiten werden als Jitter bezeichnet. Da sich der
in verschiedenen Übertragungsabschnitten erzeugte Jitter in
deren Hintereinanderschaltung addiert, muß der durch einzelne
Ursachen hervorgerufene Jitter eng begrenzt werden. Dies gilt
auch für den, der durch stopfenbedingte Phasensprünge verursacht wird.

Eine Eigenheit der Übertragung digitaler Signale liegt darin,
daß sehr langsam ablaufende Phasenschwankungen, der sogenannte
Wander, von den Übertragungsgeräten gut vertragen wird. Seine
zulässigen Grenzwerte sind daher wesentlich höher als die des
Jitters.

ERSATZBLATT

orthographics

1 Der Erfindung liegt die Aufgabe zugründe, bei der Rückgewinnung des Originaltaktes des gemultiplexten Signals im Multiplexer den durch Stopfen erzeugten Jætter in Wander umzuwandeln.

The State of the

Diese Aufgabe wird bei einem Verfahren der einleitend beschriebenen Art erfindungsgemäß dadurch gelöst, das sprunghafte Änderungen der Korrekturgröße unterdrückt werden. Anordnungen zur Durchführung dieses Verfahrens sind den Unteransprüchen zu entnehmen.

10

C

Anhand eines Ausführungsbeispiels wird die Erfindung nachstehend näher erläutert:

	Figur 1	zeigt ein Blockschaltbild einer bekannten Takt-
15		rückgewinnungseinrichtung,
	Figur 2	zeigt das Blockschaltbild der erfindungsgemäßen
		Taktrückgewinnungseinrichtung,
	Figur 3	zeigt einen älteren Vorschlag einer Taktrückge-
		winnungseinrichtung,
20	Figur 4	zeigt erste Pulsbiagramme zur Erläuterung der
		Erfindung, 1997
	Figur 5	zeigt zweite Pulsdiagramme zur Erläuterung der
		Erfindung,
	Figur 6	zeigt dritte Pulsdiagramme zur Erläuterung der
25		Erfindung,
	Figuren 7+8	zeigen die erfindungsgemäße Taktrückgewinnungs-
		einrichtung und
	Figur 9	zeigt ein Diagramm zur Erläuterung der Takt-
		rückgewinnungseinrichtung nach den Figuren 7
30		und 8.

Figur 1 zeigt das Blockschaltbild einer bekannten Taktrückgewinnungseinrichtung in Form einer Phasenregelschleife PLL (Phase-locked Loop). Sie enthält einen Phasendiskriminator 3 35 und einen Oszillator 6.

- An den Eingang 1 des Phasendiskriminators 3 wird der Eingangstakt T<sub>E</sub> und an seinen Eingang 2 der Ausgangstakt T<sub>A</sub> angelegt. Der Phasendiskriminator 3 gibt dann in Abhängigkeit von der Phasendifferenz zwischen dem Eingangstakt T<sub>E</sub> und dem Ausgangstakt T<sub>A</sub> an seinem Ausgang 4 eine Korrekturgröße K ab. Der Oszillator 6 wird von dieser derart beeinflußt, daß der von ihm erzeugte Ausgangstakt T<sub>A</sub> dem Eingangstakt T<sub>E</sub> in der Frequenz folgt.
- Die Dimension der Korrekturgröße K hängt von der Realisierung der Schaltung ab. Bei analogen Phasenregelschleifen hat sie beispielsweise die Dimension einer Spannung und der Oszillator 6 ist ein spannungsgesteuerter.
- Die Korrekturgröße K wird dem Oszillator 6 bei vielen Anwendungen über ein Filter zugeführt. Dies ist jedoch für die Erfindung unerheblich.
- Einem Phasensprung des Eingangstaktes T<sub>E</sub> folgt die Phase des

  Ausgangstaktes T<sub>A</sub> mit einer Verzögerung, deren Größe von der

  Dimensionierung der Phasenregelschleife abhängt. Schnell ablaufende Phasenänderungen des Eingangstaktes T<sub>E</sub> werden zum Ausgang
  hin verlangsamt und ausgeglichen. Aus diesen Gründen enthalten
  Taktrückgewinnungseinrichtungen hoher Güte derartige Phasenregel
  schleifen. Der Größe der genannten Verzögerung und damit dem
  Grad des Ausgleichs, also der Güte der Phasenregelschleife,
  sind bei der Realisierung Grenzen gesetzt. Diese erlauben es
  nicht, die Güte der Phasenregelschleifen so hoch zu treiben, daß
  die durch Bytestopfen bedingten Phasensprünge des Eingangstaktes T<sub>E</sub> zum Ausgang hin ausreichend verlangsamt, d.h. in
  Wander umgesetzt werden.
- Figur 2 zeigt das Blockschaltbild der erfindungsgemäßen Taktrückgewinnungseinrichtung. Dieses unterscheidet sich von dem
  bekannten nach Figur 1 durch eine Einfügung eines PhasensprungKompensators 7, dessen Eingang mit dem Ausgang 4 des Phasen-

diskriminators 3 und dessen Ausgang mit dem Eingang 5 des Oszillators 6 verbunden ist. Dieser Phasensprung-Kompensator
7 empfängt eine Korrekturgröße K<sub>e</sub> und gibt eine Korrekturgröße K<sub>a</sub> ab. An einen Steuereingang 8 des Phasensprung-Kompensators 7 wird ein Kompensationssteuersignal KS angelegt.

Der Phasensprung-Kompensator 7 wirkt im Prinzip derart, daß er einen durch Stopfen verursachten Phasensprung des Eingangstaktes  $T_{\mathsf{E}}$  und die dadurch erzeugte sprunghafte Veränderung der Korrekturgröße K<sub>e</sub> zum Ausgang 5 hin derart ausgleicht, daß die Korrekturgröße K<sub>a</sub> vom Phasensprung nicht verändert wird. Dies gilt für die Zeit während und unmittelbar nach dem Phasensprung. Mit Fortschreiten der Zeit wird die ausgleichende Wirkung des Phasensprung-Kompensators 7 kontinuierlich oder in 15 kleinen Schritten reduziert, bis diese nach einer Ausgleichszeit, die von der Ausbildung des Phasensprung-Kompensators 7 abhängt, nicht mehr vorhanden ist. Da die Frequenz des Oszillators 6 und damit die Phase des Ausgangstaktes  $T_{A}$  von der Korrekturgröße K<sub>a</sub> bestimmt werden, verteilt sich die Phasenanpassung des Ausgangstaktes T nach einem durch Stopfen hervorgerufenen Phasensprung des Eingangstaktes  $T_{\rm E}$  über die durch den Phasensprung-Kompensator 7 vorgegebene Ausgleichszeit. Eine Dimensionierung auf sehr lange Ausgleichszeiten, beispielsweise von einigen Sekunden, ist problemlos möglich. Das erfindungsgemäße Verfahren bietet daher eine einfache Möglichkeit zur Umwandlung von Stopfjitter in Wander.

Bei dem in den Figuren 7 und 8 gezeigten Ausführungsbeispiel der Erfindung wird der Phasendiskriminator 3 und der digitale 30 Oszillator 6 nach dem erwähnten älteren Vorschlag verwendet. Dieser ist in Figur 3 gezeigt. Der Phasendiskriminator 3 enthält dort einen Schreibzähler 12 (88:1), einen Lesezähler 13 (88:1), 2:1-Teiler 14 und 15 und ein Exklusiv-ODER-Gatter 16. Der Oszillator 6 besteht aus einem Phasenumschalter 22, einem 8:1-Teiler 26 und einem PLL-Zähler 27.

1 Daten D, die am Eingang 9 mit einem sehr unregelmäßigen Phasenverlauf eintreffen, werden am Ausgang 11 mit einem geglätteten Phasenverlauf weitergegeben. Dazu werden die ankommenden Daten D in einen Pufferspeicher 10 eingeschrieben. Der zugehörige sehr 5 unregelmäßige Datentakt oder Eingangstakt  $T_{\rm F}$  schaltet mit jeder Taktperiode den Schreibzähler 12 um Eins weiter. Der Eingangstakt  $T_F$  wird daher nachfolgend mit Schreibtakt  $T_S$  bezeichnet. Er liegt am Schreibtakteingang 17 an. Der Schreibzähler 12 bestimmt über einen Bus 19 die Schreibadresse SA des Pufferspei-10 chers 10, in den ein Datum eingeschrieben wird. Der Ausgangstakt  $T_r$  der abgehenden Daten D, der jetzt mit Lesetakt  $T_i$  bezeichnet wird, schaltet den Lesezähler 13 weiter. Dieser bestimmt über einen Bus 20, aus welcher Leseadresse LA des Pufferspeichers 10 ein Datum ausgelesen wird. Die Kapazität des 15 Schreibzählers 12 und die des Lesezählers 13 entspricht der Anzahl der im Pufferspeicher 10 verfügbaren Speicherplätze. Der Schreibzähler 12 und der Lesezähler 13 starten nach jedem Durchlauf wieder mit ihrem Anfangswert Null. Die Differenz ihrer Zählerstände spiegelt den Füllstand des Pufferspeichers 10 20 wieder. Je größer diese Differenz ist, um so voller ist der Pufferspeicher 10. Sie wird über die 2:1-Teiler 14 und 15 und das Exklusiv-ODER-Gatter 16 in eine Pulse-Pausen-Folge umgewandelt, deren Pausenanteil proportional mit der Zählerdifferenz ansteigt. Diese Pulse-Pausen-Folge entspricht der Korrek-25 turgröße K in Figur 1.

Der PLL-Zähler 27 empfängt am Hilfstakteingang 28a einen Hilfstakt T<sub>H</sub>, der den Zähler 27 mit seinen steigenden oder fallenden Taktflanken jeweils um Eins weiterschaltet. Während der Pause der Pulse-Pausen-Folge wird das Weiterschalten des Zählers 27 gestoppt. Er startet nach einem Durchlauf wieder mit seinem Anfangswert Null. Da er während einer Pause der vorgenannten Pulse-Pausen-Folge gestoppt wird, dauert sein Durchlauf um so länger, je mehr der Pufferspeicher 10 gefüllt ist. Er dauert um so kürzer, d.h. die Häufigkeit der Durchläufe ist um so höher, je weniger dieser gefüllt ist.

- Dem Phasenumschalter 22 werden über seine Eingänge 23 vier jeweils um 90° versetzte Phasen T<sub>H1</sub> bis T<sub>H4</sub> des Hilfstaktes T<sub>H</sub> zugeführt, dessen Frequenz geringfügig höher als der achtfache Nominalwert des Lesetaktes T<sub>L</sub> ist. Eine dieser Phasen wird zum Ausgang 25 des Phasenumschalters 22 durchgeschaltet. Ein am Schalteingang 24 eintreffender Schaltpuls SP bewirkt eine Umschaltung auf die benachbarte Phase des Hilfstaktes T<sub>H</sub> derart, daß am Ausgang 25 eine Taktperiode des abgehenden Hilfstaktes T<sub>H</sub> um 90° (1/4 UI) zeitlich verlängert erscheint. Aufeinanderfolgende Schaltpulse SP bewirken daher im Mittel eine Verlangsamung des von dem Phasenumschalter 22 abgegebenen Hilfstaktes T<sub>H</sub>. Dieser ergibt nach Teilung im 8:1-Teiler 26 den Lesetakt T<sub>I</sub>.
- Die Schaltpulse SP werden vom PLL-Zähler 27 jeweils einmal pro
  Durchlauf, beispielsweise am Ende des Durchlaufs während des
  Rücksetzens abgegeben. Je kürzer die Durchlaufzeiten des PLLZählers 27 sind, um so häufiger sind auch die Schaltpulse SP
  und um so langsamer wird die mittlere Frequenz des Lesetaktes
  T<sub>L</sub>. Die Häufigkeit der Schaltpulse SP bzw. die Häufigkeit der
  Durchläufe des PLL-Zählers 27 ist, wie bereits erklärt, um so
  höher, je geringer die Füllung des Pufferspeichers 10 ist. Dies
  bewirkt andererseits eine Verlangsamung des Lesetaktes T<sub>L</sub>über
  den Phasenumschalter 22. Da der Schreibtakt T<sub>S</sub> hiervon unberührt bleibt, beginnt sich der Pufferspeicher 10 solange zu
  25 füllen, bis sich ein Gleichgewichtszustand zwischen der Füllung
  des Pufferspeichers 10 und der Frequenz des Lesetaktes T<sub>L</sub> einstellt.
- Figur 4 zeigt die prinzipielle Wirkungsweise der Erfindung.

  Die symmetrische Pulse-Pausen-Folge al ist die Korrekturgröße Ke am Ausgang 4 des Phasendiskriminators 3. Dem betrachteten Zeitabschnitt ging eine längere Zeit ohne Stopfvorgänge voran. Dann läßt der Phasensprung-Kompensator 7 die Korrekturgröße Ke unverändert zum Ausgang 5 durch. Die Pulse-Pausen-Folgen al und bl sind daher gleich. In diesem Zustand hat der Phasensprung-Kompensator 7 keine Wirkung; es erfolgt keine Modulation.

- 1 Nach positivem Stopfen +St verändert sich die Pulse-Pausen-Folge al der Korrekturgröße K<sub>e</sub> in die Form der Pulse-Pausen-Folge cl. Die Phase des Schreibtakts hat sich stopfbedingt verzögert, wodurch sich auch die fallenden Flanken der Pulse-Pausen-5 Folge cl der Korrekturgröße  $K_{\rm e}$  verzögern. Die Pulse werden breiter und die Pausen entsprechend kürzer. Der Phasensprung-Kompensator 7 verzögert nun die steigenden Flanken der Pulse-Pausen-Folge dl der Korrekturgröße Ka um genau den Betrag, um den die fallende Flanke stopfbedingt verzögert wurde. Damit blei-10 ben die Pulsdauer x1 der Pulse-Pause-Folge d1 der Korrekturgröße  $K_{a}$  vorerst unverändert und damit auch die Oszillatorfrequenz und die Phase des Lesetaktes  $T_{i}$ . Anschließend wird die Verzögerung der steigenden Flanke der Pulse-Pausen-Folge dl der Korrekturgröße K<sub>a</sub> in kleinen Schritten zurückgenommen, wodurch sich die Phase des Lesetaktes T, langsam verschiebt. Nach Ablauf der Ausgleichszeit stimmen die Flanken der Pulse-Pausen-Folgen cl und dl wieder überein; der Phasensprung-Kompensator 7 schaltet die Korrekturgröße Kp zum Ausgang durch.
- 20 Nach negativem Stopfen -St erfolgen die Abläufe entsprechend, wie die Pulse-Pausen-Folgen el und fl zeigen. Die Phase des Schreibtakts ist stopfbedingt vorgeeilt, wodurch die fallenden Flanken der Korrekturgröße Ke zeitlich nach vorne geschoben werden. Der Phasensprung-Kompensator 7 verzögert die fallende Flanke der Korrekturgröße Ka genau um den gleichen Betrag, wodurch deren Puls- und Pausendauer vorerst unverändert bleiben. Der weitere Ablauf erfolgt wie beim positiven Stopfen +St.

Der Phasensprung-Kompensator 7 wandelt Phasensprünge also in 30 eine langsam rampenförmig ansteigende Phasenänderung um.

Die Figur 5 zeigt die anhand der Figur 4 beschriebenen Vorgänge mit Pulse-Pausen-Folge a2 bis f2 für eine asymmetrische Pulse-Pausen-Folge a2 mit einer Pulsdauer x2.

- Die Figur 6 zeigt die Pulse-Pausen-Folgen al, cl und dl nach Figur 4. Während jedoch in der Pulse-Pausen-Folge dl der Ausgleich noch nicht abgeschlossen ist und die Pulsdauer gerade x3 beträgt, erfolgt ein neues positives Stopfen und die Korrek-
- 5 turgröße  $\rm K_e$  nimmt die Pulse-Pausen-Folge g an. Jetzt muß für die Korrekturgröße  $\rm K_a$  in der Pulse-Pausen-Folge h ein längerer Ausgleich erfolgen.

Die Figuren 7 und 8 zeigen zusammen die erfindungsgemäße Taktrückgewinnungseinrichtung. Die Figur 7 enthält oben die bereits
in Figur 3 gezeigte Taktrückgewinnungseinrichtung und unten
einen Rampengenerator 29 als Teil des Phasensprung-Kompensator
7. Figur 8 zeigt mit einer Rampengenerator-Steuereinrichtung 30
einen in Figur 7 noch fehlenden Teil des Phasensprung-Kompensator 7. Die Figur 9 zeigt ein Diagramm zur Erläuterung des
Verfahrensablaufs.

Der Rampengenerator 29 in Figur 7 enthält UND-Gatter 31, 35 und 39, ein ODER-Gatter 32, ein NAND-Gatter 33, ein Exklusiv-ODER20 Gatter 36, D-Flipflops 37 und 38 sowie einen Rampenzähler 40.
Im Rampengenerator 29 erfolgt die vorstehend beschriebene Verzögerung der Flanken. Die Bezeichnung "Rampengenerator" beruht auf der durch ihn erzeugten rampenförmig ansteigenden Phasenänderung. Die im folgenden genannten Zahlen sind weitgehend veränderbar.

Die Pulse-Pausen-Folge der Korrekturgröße K<sub>e</sub> am Eingang 4 wird über das UND-Gatter 31 und das ODER-Gatter 32 zum Ausgang 5 geführt, soweit diese durchlässig sind. Der Rampenzähler 40 wird durch einen Hilfstakt halber Frequenz T<sub>H</sub>/2 am Hilfstakteingang 28b weitergeschaltet. Erreicht sein Zählerstand den Endwert EW=95, wird er in diesem Zustand mittels eines Endwertpulses EWP über das UND-Gatter 39 und den Vorbereitungseingang E solange verriegelt, bis der Zählerstand durch einen Puls am Setzeingang S auf seinen Startwert gesetzt wird. Nachfolgend zählt er wieder hoch und der geschilderte Ablauf wiederholt sich. Den Startwert erhält der Rampengenerator 29 von der Rampengenerator-Steuereinrichtung 30 in Figur 8 über einen Bus 41 mit acht Leitungen 8.

Nach einer längeren Zeit ohne Stopfen gibt die Rampengenerator-Steuereinrichtung 30 einen Startwert R=95 ab. In diesem
Zustand sind Startwert R und Endwert EW des Rampenzählers 40
gleich. Er verbleibt somit auf dem Zählerstand R=95 auch dann,
wenn er über den Bus 41 auf den Startwert gesetzt wird. Während
des Zählerstand-Endwerts EW=95 liegt der Vorbereitungseingang E
auf Null. Damit sind das NAND-Gatter 33 und das UND-Gatter 35
gesperrt, die ihrerseits das UND-Gatter 31 und das ODER-Gatter
32 so ansteuern, daß die Korrekturgröße K<sub>e</sub> zum Ausgang 5 hin
nicht verändert wird, wie es Figur 4, Folgen al und bl zeigt.

Tritt nun ein positives Stopfen +St auf, dann verringert die Rampengenerator-Steuereinrichtung 30 den Startwert auf R=95-32=63 und setzt den Zustand des Zählrichtungssignals Z am Zählrichtungssignals Z am Zählrichtungs-Steueranschluß 34 auf logisch "l". Der Rampenzähler 40 bleibt jedoch vorerst verriegelt, da der Vorbereitungseingang E einen Zustand logisch "O" hat. Der Zustand logisch "l" des Zählrichtungssignals Z bewirkt, das am Ausgang des Exklusiv-NOR-Gatters 36 die Pulse-Pausen-Folge der Korrekturgröße K unverzählert anliegt.

Während eines Zustands logisch "l" einer Pulse-Pausen-Folge einer Korrekturgröße K<sub>e</sub> bleibt der Zustand des Rampenzählers 40 vorerst unverändert. Während der nachfolgenden Pause mit dem 25 logischem Zustand "O" wird der Rampenzähler 40 auf einen Startwert R=63 gesetzt. Der Vorbereitungseingang E bleibt jedoch auf logisch "O", da der Ausgang des Exklusiv-NOR-Gatters 36 auch den logischen Zustand "O" aufweist. Mit Beginn des nachfolgenden Pulses der Korrekturgröße K<sub>e</sub> geht der Ausgang des UND-Gatters 39 auf logisch "l", wodurch der Rampenzähler 40 freigegeben wird. Die Einschaltung der beiden D-Flipflops 37 und 38 ist technologisch bedingt und verhindert metastabile Zustände. Der Zustand logisch "l" am Ausgang des UND-Gatters 39 sperrt über das NAND-Gatter 33 das UND-Gatter 31, wodurch sich ein Zustand der Korrekturgröße K<sub>a</sub> logisch "O" ergibt. Der Rampenzähler 40 erhöht

l mit jeder Periode des Hilfstäktes  $T_{\mathsf{H}}$  seinen Zählerstand um Eins. Nach zweiunddreißig Perioden erreicht er den Wert 95. Wechselt der Endwertpuls EWP auf einen Zustand logisch "l", geht der Ausgang des UND-Gatters 39 auf einen Zustand logisch "O" und bleibt 5 der Rampenzähler 40 auf dem Stand 95 stehen. Gleichzeitig wird das UND-Gatter 31 über das NAND-Gatter 33 freigegeben, wodurch sich ein Zustand der Korrekturgröße Kg logisch "l" ergibt. Die Frequenz des Hilfstaktes TH und Anderungen des Startwertes R nach einem Stopfen müssen so abgestimmt werden, daß die Lauf-10 zeit des Rampenzählers 40 genau der zeitlichen Verzögerung der fallenden Flanke der Pulse-Pausen-Folge cl in Figur 4 entspricht. Während der nachfolgenden Pause der Korrekturgröße Ke wird der Rampenzähler 40 wieder auf den Startwert R gesetzt, und der Ablauf wiederholt sich. Die Rampengenerator-Steuereinrichtung 30 15 erhöht nun in regelmäßigen Abständen den Startwert R solange jeweils um Eins, bis wieder der Wert R=95 erreicht wird; es sei denn, daß der Startwert R vorher durch einen neuen Stopfvorgang entsprechend verändert wurde. Diesen Ablauf zeigen die Folgen

20

cl und dl in Figur 4.

Der Vorgang nach einem negativen Stopfen -St verläuft entsprechend. Die Rampengenerator-Steuereinrichtung 30 setzt den Zustand des Zählrichtungssignals: Z am Zählrichtungs-Steueranschluß 34 auf logisch "O". Am Ausgang des Exklusiv-NOR-Gatters 36 liegt die Korrekturgröße Ke invertiert an. Im Unterschied zum positiven Stopfen +St bleibt das UND-Gatter 31 immer geöffnet. Die Pulsdauer wird von der fallenden Flanke der Korrekturgröße Ke, gesteuert über das UND-Gatter 35 und ODER-Gatter 32, verlängert. Siehe die Folgen el und fl in Figur 4.

30

Die Figur 9 zeigt Anfangswerte A und Startwerte R für einen längeren Ablauf ohne Stopfen bis zum Zeitpunkt tl, für ein positives Stopfen +St zum Zeitpunkt tl, für negatives Stopfen -St zu den Zeitpunkten t2 und t3 und für einen ausgeglichenen Verlauf zwischen den Zeitpunkten t4 und t5. Zu den Zeitpunkten t1, t2 und t3 wurde jeweils ein Ausgleichsvorgang vorzeitig unterbrochen.

25

Figur 8 zeigt die Rampengenerator-Steuereinrichtung 30. Diese enthält einen als Datenselektor arbeitenden Multiplexer 42, einen Volladdierer 45, einen 8-bit-Anfangswert-Zähler 47, einen Zählrichtungs-Steuerschaltung 53, eine Rampentakt-Steuerschaltung 56, einen Addierer 64 und eine Addierersteuerung 73.

Die Zählrichtungs-Steuerschaltung 53 enthält UND-Gatter 54 und 55. Die Rampentakt-Steuerschaltung 56 besitzt einen 3:1/1:1Teiler 57, ODER-Gatter 60 und 62 sowie UND-Gatter 61 und 63.

10 Der Addierer 64 umfaßt einen Volladdierer 65 und Exklusiv-ODER-Gatter 66, 67 und 68. Die Addierersteuerung 73 enthält schließlich ODER-Gatter 76 und 84, D-Flipflops 77, 78, 79, 81 und 82, Exklusiv-ODER-Gatter 80 und 87 sowie UND-Gatter 83, 85 und 86.

Den Kern der Rampengenerator-Steuereinrichtung 30 bildet der Anfangswert-Zähler 47. Dieser ist ein handelsüblicher Zähler, dessen Aufwärts- oder Abwärtszählrichtung vom logischen Zustand "1" oder "0" des Zählrichtungs-Steueranschlusses 34 abhängt. Im gewählten Beispiel wird bei dem Zustand logisch "1" aufwärts gezählt. Der den Anfangswert-Zähler 47 treibende Takt ist der am Rampentakteingang 48 anliegende Rampentakt T<sub>R</sub>, dessen Frequenz die Zählgeschwindigkeit bestimmt. Am ausgangsseitigen Bus 43 des Anfangswert-Zählers 47 liegt dessen Zählerstand A als binäre Zahl an.

Dem mittleren dezimalen Anfangswert A=96 entspricht die binäre Zahl "Ollooooo", deren Stellen mit A7 bis A0 bezeichnet werden. Es ist also A7=0, A6=1 und A5=1.

Journal Journ



1 wärtszählen des Anfangswert-Zählers 47 auslöst. Dies hat zur Folge, daß der Zählerstand des Anfangswert-Zählers 47 periodisch mit dem Rampentakt  $T_R$  zwischen den Dezimalwerten A=96 und A=95 wechselt, solange kein Ladepuls LP am Ladepulseingang 52 auftritt.

Nach dem Auftreten eines Ladepulses LP wechselt der Zählerstand des Anfangswert-Zählers 47 auf das an den Ladeeingängen 49 bis 51 anliegende Codewort L5, L6 und L7. Es übernimmt somit A7 den Wert L7, A6 den von L6 und A5 den von L5. Die Werte von A4 bis 10 A0 werden nicht verändert.

Die Erzeugung des Ladepulses LP sowie die richtige Einstellung des Zustands des Steuereingangs 72 der Addierschaltung 64 erfolgt in der Addiersteuerung 73. Wird bei dieser entweder an den Eingang 74 eine logische "l" für negatives Stopfen -St oder an den Eingang 75 eine logische "l" für positives Stopfen +St angelegt, dann nimmt der Ausgang des ODER-Gatters 76 ebenfalls den Zustand logisch "l" an. Dieser Zustand wird mit dem Hilfstakt TH am Hilfstakteingang 28a schrittweise über die D-Flipflops 77, 78 und 79 übertragen. Liegt am Q-Ausgang des D-Flipflops 79 eine logische "l" und am Q-Ausgang des D-Flipflops 79 eine logische "0" oder umgekehrt, gibt das Exklusiv-ODER-Gatter 87 eine logische "l" an das UND-Gatter 86 ab. Liegt weiter am Eingang 75 eine logische "l", dann tritt am Steuereingang 72 ebenfalls eine logische "l" auf.

Wenn am Q-Ausgang des D-Flipflops 78 und am Q-Ausgang des D-Flipflops 79 unterschiedliche logische Zustände anliegen, gibt das Exklusiv-ODER-Gatter 80 eine logische "l" ab. Diese 30 wird mit dem Hilfstakt T<sub>H</sub> schrittweise über die D-Flipflops 81 und 82 zum ersten Eingang des UND-Gatters 83 übertragen. Liegt gleichzeitig am Eingang 75 ein logischer Zustand "l" an, dann tritt auch am Ausgang des UND-Gatter 83 eine logische "l" auf. Ist dies der Fall, oder ist der Ausgang des Exklusiv-ODER- Gatters 80 im Zustand logisch "l", dann gibt das ODER-Gatter 84 diesen Zustand an den ersten Eingang des UND-Gatters 85 weiter. Ist jetzt gleichzeitig der Ausgang des ODER-Gatters 76 im Zustand logisch "l", dann gibt das UND-Gatter 85 einen Ladepuls



1 LP an den Ladepulseingang 52 des Anfangswert-Zählers 47 ab.

Im Addierer 64 ist der Addierereingang 69 in den Zustand logisch "l", der Addierereingang 70 in den Zustand logisch "O"
5 und der Addierereingang 71 in den Zustand logisch "O" gesetzt.

Im Fall eines negativen Bytestopfens – was einer Beschleunigung der ankommenden Daten D um acht UI entspricht – muß der dezimale Anfangswert A um zweiunddreißig erhöht werden.

10

Wenn der Steuereingang 72 bei negativem Bytestopfen -St am Steuereingang 72 eine logisch "O" empfängt, dann tritt am Ausgang des Exklusiv-ODER-Gatters 66 eine logische "l", am Ausgang des Exklusiv-ODER-Gatters 67 eine logische "O" und am Ausgang des Exklusiv-ODER-Gatters 68 eine logische "O" auf. Das durch die drei Exklusiv-ODER-Gatter 66 bis 68 gebildete Codewort lautet dann, beginnend mit der höchstwertigsten Stelle, "OOl". Wird hierzu beispielsweise für A7, A6 und A5 das Codewort "Oll" eingesetzt, dann ergibt sich für L7, L6 und L5 an den Ladeeingängen 51, 50 und 49 des Anfangswert-Zählers 47 ein Codewort "100" für die Dezimalzahl 128. Mit dem nun nachfolgenden Ladepuls LP wird der Zählerstand um dezimal zweiunddreißig erhöht.

Im Fall eines positiven Bytestopfens +St muß der Zählerstand des
25 Anfangswert-Zählers 47 um einen Dezimalwert zweiunddreißig verringert werden. Erscheint für positives Bytestopfen +St am
Steuereingang 72 eine logische "l", dann erhält der Ausgang des
Exklusiv-ODER-Gatters 66 eine logische "O", der Ausgang des Exklusiv-ODER-Gatters 67 eine logische "l" und der Ausgang des Exklusiv-ODER-Gatters 68 eine logische "l". Beginnend mit der höchstwertigsten Stelle liegt demnach an den Exklusiv-ODER-Gattern 66,
67 und 68 ein Codewort "llo" an. Addiert mit dem oben als Beispiel gewählten Codewort "Oll" für A7, A6 und A5 ergibt die Summe
L7, L6 und L5 ohne Übertrag ein Codewort "OOl". Mit einem Ladepuls LP am Ladepulseingang 52 wird dieses Codewort, das die De-

zimalzahl zweiunddreißig beinhaltet als Anfangswert A=32 vom Anfangswert-Zähler 47 übernommen. In der nächsten Periode des Hilfstaktes TH am Hilfstakteingang 28a erhält der Steuereingang 72 den logischen Zustand "O". Das Exklusiv-ODER-Gatter 66 nimmt jetzt den logischen Zustand "l", das Exklusiv-ODER-Gatter 67 den logischen Zustand "O" und das Exklusiv-ODER-Gatter 68 den logischen "O" an. Der Volladdierer 65 addiert jetzt die Codeworter "OOl" und "OOl". Das Ergebnis L7, L6 und L5 ist ein Codewort "Olo". Dieses entspricht dem Dezimalwert 64 und wird mit dem nächsten Ladepuls LP am Ladepulseingang 52 als endgültiger Anfangswert A vom Anfangswert-Zähler 47 aufgenommen.

In der Rampentakt-Steuerschaltung 56 wird der Rahmenhilfstakt  $T_{RH}$  - wenn am Schalteingang 59 eine logische "l" anliegt - durch 15 den 3:1/1:1-Teiler 57 ungeteilt als Rahmentakt Tp zum Ausgang 41 durchgelassen. Hat der Schalteingang 59 dagegen den logischen Zustand "O" dann wird der Rahmenhilfstakt T<sub>RH</sub> 3:1 geteilt, bevor er als Rahmentakt  $T_{\rm R}$  zum Ausgang 48 gelangt. Der Ausgang des UND-Gatters 61 erhält dann einen Zustand "1", 20 wenn das Codewort A7, A6 und A5 entweder "101", "110" oder "111" beträgt. Der Ausgang des UND-Gatters 63 nimmt den Zustand logisch "l" an, wenn das Codewort A7, A6 und A5 "000" ist. Das ODER-Gatter 60 liefert dem Schalteingang 59 dann eine logische "1", wenn entweder am Ausgang des UND-Gatters 61 oder am Aus-25 gang des UND-Gatters 63 eine logische "l" anliegt. Am Schalteingang 59 kann nur dann eine logische "O" auftreten, wenn A7, A6 und A5 Codewörter "001", "010" oder "011" bilden. Die Dezimalwerte liegen dann zwischen zweiunddreißig und hundertneunundfünfzig.

**3**0

Der vom Anfangswert-Zähler 47 abgegebene Anfangswert A muß zum Startwert R des Rampenzählers 29 umgeformt werden. Wenn A < 96 ist, wird der vorläufige Startwert einfach über den Bus 43, den Multiplexer 42 und den Bus 41 als endgültige Startwert R weitergegeben. Ist A >95 wird der vorläufige Startwert nach der Formel R= 191-A im Addierer 45 umgerechnet, indem ihm über den Bus 46

- 1 die Binärzahl "010", die der Dezimalzahl 64 in den Stellen A7, A6 und A5 entspricht, zugeführt und das Ergebnis invertiert wird. Dieses wird über den Multiplexer 42 und den Bus 41 weitergeleitet.
- 5 Wenn längere Zeit keine Stopfvorgänge aufgetreten sind, wechselt A, wie bereits beschrieben, zwischen den Dezimalzahlen 95 und 96. In beiden Fällen ist jedoch R=95; dem Rampenzähler 40 wird somit konstant R=95 zugeführt.

10

15

20

25

. 30

35

### 1 Patentansprüche

- Verfahren zur Taktrückgewinnung, bei dem die Phase eines Eingangstaktes (T<sub>E</sub>) mit der eines
   Ausgangstaktes (T<sub>A</sub>) verglichen wird und bei dem die Frequenz des Ausgangstaktes (T<sub>A</sub>) in Abhängigkeit vom Vergleichsergebnis mit Hilfe einer Korrekturgröße (K) nachgezogen wird,
  - dadurch gekennzeichnet,
- 10 daß sprunghafte Änderungen der Korrekturgröße (K) unterdrückt werden.
- Verfahren nach Anspruch 1, bei dem die sprunghafte Änderung der Korrekturgröße (K) durch byteweises Stopfen (∓ St) verursacht wurde,
  - d a d u r c h g e k e n n z e i c h n e t, daß das Auftreten der sprunghaften Änderung aus einer Stopfinformation ermittelt wird.
- 3. Taktrückgewinnungseinrichtung in Form einer Phasenregelschleife (PLL) zur Durchführung des Verfahrens nach Anspruch 1 oder 2 mit einem Phasendiskriminator (3), dessen erster Eingang (1) der Aufnahme des Eingangstaktes (T<sub>E</sub>) und dessen zweiter Eingang (2) der Aufnahme des Ausgangstaktes (T<sub>Δ</sub>) dient, und
- mit einem Oszillator (6), dessen Ausgang mit den zweiten Eingang (2) des Phasendiskriminators (3) verbunden ist und der den Ausgangstakt  $(T_A)$  abgibt,

dadurch gekennzeichnet,

- daß ein Phasensprung-Kompensator (7) vorgesehen ist, dessen
  30 Eingang mit dem Ausgang (4) des Phasendiskriminators (3) und
  dessen Ausgang mit dem Eingang (5) des Oszillators (6) verbunden ist und der einen Steuereingang (8) aufweist.
  - 4. Taktrückgewinnungseinrichtung nach Anspruch 3,
- 35 dadurch gekennzeichnet, daß der Phasensprung-Kompensator (7) aus einem Rampengenerator (29) und aus einer Rampengenerator-Steuereinrichtung (30) besteht.

- 1 5. Taktrückgewinnungseinrichtung nach Anspruch 4,
   d a d u r c h g e k e n n z e i c h n e t,
   daß ein Rampengenerator (29) vorgesehen ist
   mit einem ersten UND-Gatter (31), dessen erster Eingang mit dem
   5 Eingang (4) des Phasensprung-Kompensators (7) verbunden ist,
- Eingang (4) des Phasensprung-Kompensators (7) verbunden ist, mit einem ersten ODER-Gatter (32), dessen erster Eingang mit dem Ausgang des ersten UND-Gatters (31) und dessen Ausgang mit dem Ausgang (5) des Phasensprung-Kompensators (7) verbunden ist,
- 10 mit einem ersten NAND-Gatter (33), dessen erster Eingang mit einem Zählrichtungs-Steueranschluß (34) und dessen Ausgang mit dem zweiten Eingang des ersten UND-Gatters (31) verbunden ist, mit einem zweiten UND-Gatter (35), dessen erster invertierender Eingang mit dem Zählrichtungs-Steueranschluß (34) und dessen
- Ausgang mit dem zweiten Eingang des ersten ODER-Gatters (32) verbunden ist, mit einem Exklusiv-NOR-Gatter (36), dessen erster Eingang mit dem Eingang (4) des Phasensprung-Kompensators (7) und dessen
- dem Eingang (4) des Phasensprung-Kompensators (7) und dessen zweiter Eingang mit dem Zählrichtungs-Steueranschluß (34) ver20 bunden ist.
- mit einem ersten D-Flipflop (37), dessen D-Eingang mit dem Ausgang des Exklusiv-NOR-Gatters (36) und dessen Takteingang mit einem Hilfstakteingang (28b) verbunden ist, mit einem zweiten D-Flipflop (38), dessen D-Eingang mit dem
- Q-Ausgang des ersten D-Flipflops (37) und dessen Takteingang mit dem Hilfstakteingang (28b) verbunden ist, mit einem dritten UND-Gatter (39), dessen erster Eingang mit dem Ausgang des Exklusiv-NOR-Gatters (36) und dessen zweiter
- dem Ausgang des Exklusiv-NOR-Gatters (36) und dessen zweiter
  Eingang mit dem Q-Ausgang des zweiten D-Flipflops (38) verbun30 den ist, und
  - mit einem Rampenzähler (40), dessen Ausgang mit einem dritten invertierenden Eingang des dritten UND-Gatters (39), dessen invertierender Setzeingang mit dem Ausgang des Exklusiv-NOR-Gatters (36), dessen Vorbereitungs-Eingang sowohl mit dem
- 35 Ausgang des dritten UND-Gatters (39) als auch mit dem zweiten Eingang des NAND-Gatters (33) als auch mit dem zweiten Eingang

- des zweiten UND-Gatters (35), dessen Takteingang mit dem Hilfstakteingang (28b) und dessen Startwerteingang mit einem Startwertbus (41) verbunden ist.
- 5 6. Taktrückgewinnungseinrichtung nach Anspruch 4,
  d a d u r c h g e k e n n z e i c h n e t,
  daß eine Rampengenerator-Steuereinrichtung (30) vorgesehen ist
  mit einem 8-bit-Anfangswert-Zähler (47), dessen ZählrichtungsSteueranschluß (34) mit einer Zählrichtungs-Steuerschaltung
- 10 (53) und dem Rampengenerator (29), dessen Rampentakteingang (48) mit einer Rampentakt-Steuerschaltung (56), dessen drei Ladeeingänge (49, 50, 51) mit Ausgängen eines Addierers (64) für die drei höchstwertigsten Bits, dessen Ladepulseingang (52) mit einer Addierer-Steuerung (73), dessen acht Ausgänge mit
- einem ersten Bus (43) und dessen drei Nebenausgänge (86a, 87a, 88a) für die drei höchstwertigsten Bits (A7, A6, A5) des Zählerstandes mit der Zählrichtungs-Steuerschaltung (53), der Rampentakt-Steuerschaltung (56) und dem Addierer (64) verbunden ist, mit einem ersten Volladdierer (45), dessen acht erste Eingänge
- 20 über einen ersten Bus (43) mit den acht Ausgängen des Anfangswert-Zählers (47) und dessen dzei zweite Eingänge für die drei höchstwertigsten Bits einer Bigärzahl zu 64 mit einem zweiten Bus (46) verbunden sind, und
- mit einem Multiplexer (42), dessen erste Eingänge mit dem ersten Bus (43), dessen zweite invertierende Eingänge über einen dritten Bus (44) mit den acht Ausgängen des ersten Volladdierers (45), dessen Steuereingang mit dem Zählrichtungs-Steueranschluß (34) und dessen acht Ausgänge mit dem Startwertbus (41) verbunden sind.

30

7. Taktrückgewinnungseinrichtung nach Anspruch 6,
d a d u r c h g e k e n n z e i c h n e t,
daß als Zählrichtungs-Steuerschaltung (53)
ein viertes UND-Gatter (54), dessen erster invertierender
35 Eingang mit dem ersten Nebenausgang (86b) des AnfangswertZählers (47) und dessen Ausgang mit den Zählrichtungs-Steueranschluß (34) verbunden ist, und


- ein fünftes UND-Gatter (55) vorgesehen sind, dessen erster Eingang mit dem zweiten Nebenausgang (87b) des Anfangswert-Zählers (47), dessen zweiter Eingang mit dem dritten Nebenausgang (88b) des Anfangswert-Zählers (47) und dessen Ausgang mit dem zweiten invertierenden Eingang des vierten UND-Gatters (54) verbunden ist.
- 8. Taktrückgewinnungseinrichtung nach Anspruch 6,
  d a d u r c h g e k e n n z e i c h n e t,
   10 daß als Rampentakt-Steuerschaltung (56)
  ein umschaltbarer 3:1/1:1-Teiler mit einem RampenhilfstaktEingang (58) und einem Umschaltsignaleingang (59),
  ein zweites ODER-Gatter (60), dessen Ausgang mit dem Umschaltsignaleingang (59) verbunden ist,
   15 ein sechstes UND-Gatter (61), dessen erster Eingang mit dem
  ersten Nebenausgang (88c) des Anfangswert-Zählers (47) und dessen
- ersten Nebenausgang (88c) des Anfangswert-Zählers (47) und dessen Ausgang mit dem ersten Eingang des ODER-Gatters (60) verbunden ist,
- ein drittes ODER-Gatter (62), dessen erster Eingang mit dem


  20 zweiten Nebenausgang (89c) des Anfangswert-Zählers (47), dessen
  zweiter Eingang mit dem dritten Nebenausgang (90c) des Anfangswert-Zählers (47) und dessen Ausgang mit dem zweiten Eingang
  des sechsten UND-Gatters (61) verbunden ist, und
  ein siebentes UND-Gatter (63), dessen erster invertierter
- 25 Eingang mit dem ersten Nebenausgang (88d) des Anfangswert-Zählers (47), dessen zweiter invertierender Eingang mit dem zweiten Nebenausgang (89d) des Anfangswert-Zählers (47), dessen dritter invertierender Eingang mit dem dritten Nebenausgang (90d) des Anfangswert-Zählers (47) und dessen Ausgang mit dem zweiten Eingang des zweiten ODER-Gatter (60) verbunden ist.
  - 9. Taktrückgewinnungseinrichtung nach Anspruch 6, dad urch gekennzeichnet, daß als Addierer (64)

- ein zweiter Volladdierer (65), dessen Ausgang mit den drei Ladeeingängen (49, 50, 51) des Anfangswert-Zählers (47) und dessen erster Eingang (88e, 89e, 90e) mit den Nebenausgängen (88a, 89e, 90a) des Anfangswert-Zählers (47) verbunden sind,
- ein viertes Exklusiv-ODER-Gatter (68), dessen erster Eingang mit dem Steuereingang (72), dessen zweiter Eingang mit einem dritten Addiereingang (71) und dessen Ausgang mit dem ersten Nebenausgang (88e) des Anfangswert-Zählers (47) verbunden ist, ein drittes Exklusiv-ODER-Gatter (67), dessen erster Eingang
- 10 mit dem Steuereingang (72), dessen zweiter Eingang mit einem zweiten Addierereingang (70) und dessen Ausgang mit dem zweiten Nebenausgang (89e) des Anfangswert-Zählers (47) verbunden ist, und
- ein zweites Exklusiv-ODER-Gatter (66) vorgesehen ist, dessen
  erster Eingang mit dem Steuereingang (72), dessen zweiter Eingang mit einem ersten Addierereingang (69) und dessen Ausgang mit dem dritten Nebenausgang (90e) des Anfangswert-Zählers (47) des zweiten Volladdierers (65) verbunden ist.
- 20 10. Taktrückgewinnungseinrichtung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, daß als Addierersteuerung (73) ein viertes ODER-Gatter (76), dessen erster Eingang mit einem Eingang (74) für negatives Stepfen (-St) und dessen zweiter
- 25 Eingang mit einem Eingang (75) für positives Stopfen (+St) verbunden ist, ein drittes D-Flipflop (77), dessen D-Eingang mit dem Ausgang des vierten ODER-Gatters (76) und dessen Takteingang mit dem Hilfstakteingang (28a) verbunden ist,
- ein viertes D-Flipflop (78), dessen D-Eingang mit dem Q-Ausgang des dritten D-FLipflops (77) und dessen Takteingang mit dem Hilfstakteingang (28a) verbunden ist,
  - ein fünftes D-Flipflop (79), dessen D-Eingang mit dem Q-Ausgang des vierten D-Flipflops (78) und dessen Takteingang mit dem
- 35 Hilfstakteingang (28a) verbunden ist,


- ein fünftes Exklusiv-ODER-Gatter (80), dessen erster Eingang mit den Q-Ausgang des fünften D-Flipflops (79) und dessen zweiter Eingang mit dem Q-Ausgang des vierten D-Flipflops (78) verbunden ist,
- ein sechstes D-Flipflop (81), dessen D-Eingang mit dem Ausgang des fünften Exklusiv-ODER-Gatters (80) und dessen Takteingang mit dem Hilfstakteingang (28a) verbunden ist, ein siebentes D-Flipflop (82), dessen D-Eingang mit dem Q-Ausgang des sechsten D-Flipflops (81) und dessen Takteingang mit
- dem Hilfstakteingang (28a) verbunden ist, ein achtes UND-Gatter (83), dessen erster Eingang mit dem Q-Ausgang des siebenten D-Flipflops (82) und dessen zweiter Eingang mit dem Eingang (75) für positives Stopfen verbunden ist, ein fünftes ODER-Gatter (84), dessen erster Eingang mit dem
- 15 Ausgang des achten UND-Gatters (83) und dessen zweiter Eingang mit dem Ausgang des fünften Exklusiv-ODER-Gatters (80) verbunden ist,
- ein neuntes UND-Gatter (85), dessen erster Eingang mit dem Ausgang des fünften ODER-Gatters (84), dessen zweiter Eingang mit 20 dem Ausgang des vierten ODER-Gatters (76) und dessen Ausgang
- mit dem Ladepulseingang (52) des Anfangswert-Zählers (47) verbunden ist,
  - ein sechstes Exklusiv-ODER-Gatter (87), dessen erster Eingang mit den Q-Ausgang des dritten D-Flipflops (77) und dessen
- 25 zweiter Eingang mit dem Q-Ausgang des fünften D-Flipflops (79) verbunden ist, und
  - ein zehntes UND-Gatter (86) vorgesehen ist, dessen erster Eingang mit dem Eingang (75) für positives Stopfen, dessen zweiter Eingang mit dem Ausgang des sechsten Exklusiv-ODER-Gatter (87)
- 30 und dessen Ausgang mit dem Steuereingang (72) des ersten Addierers (64) verbunden ist.


1/6








2/6













\_



\_



### INTERNATIONAL SEARCH REPORT

International Application No PCT/EP 90/02090

I. CLASS	IFICATIO	N OF SUBJECT MATTER (if several classifi	cation symbols apply, indicate all)	
		onal Patent Classification (IPC) or to both Natio		
Int.	1.:	н 04 ј 3/07, н 03 ц 7/	<b>'</b> 093	
II. FIELDS	SEARCH	ED		
	<del></del> -	Minimum Document	ation Searched 7.	
Classificatio	n System		Classification Symbols	
Int.	1.:	Н 04 Ј, Н 03 L	. * 4 *	
		Documentation Searched other the to the Extent that such Documents	an Minimum Documentation are included in the Fields Searched *	
			·	
III. DOCU	MENTS C	ONSIDERED TO BE RELEVANT	AP C	
Category *	Citat	ion of Document, 11 with indication, where appr	opriate, of the relevant passages 12	Relevant to Claim No. 13
x		, 536046 (SYNCHRON) 30 May	1973	1
Y	see o	column 2, lines 1-34	·	2,3,4
Y	_	, 0084675 (ANT NACHRICHTEN pust 1983, see page 2, line		2,3
Y		, 4709170 (LI) 24 November column 1, lines 34-57	1987	4
Y	see c	4, 4563657 (Qureshi et al.)	mn 2,	4
A	THE	s 11 -17; column 2, line 59	- Column 3, line 10	5,6,7
x	see c	, 4019143 (FALLON) 19 Apri column 2, lines 38-41; colu n 5, line 30		
		<del></del>		
			·	
"A" doc con "E" earl filln "L" doc whi chta "O" doc oth "P" doc late	sument defi- isidered to lier docume g date sument whi- ich is cited tion or othe sument refe er means sument publin than the	s of cited documents: 10 ning the general state of the art which is not be of particular relevance int but published on or after the international th may throw doubts on priority claim(s), or to establish the publication date of ambther or special reason (as specified) rring to an oral disclosure, use, exhibition or lished prior to the international filing date but priority date claimed	"T" later document published after to priority date and not in conficited to understand the princip invention "X" document of particular relevant cannot be considered novel of involve an inventive step "Y" document of particular relevant cannot be considered to involve document is combined with one ments, such combination being in the art. "A" document member of the same	ict with the application but le or theory underlying the lace; the claimed invention reanont be considered to lace; the claimed invention an inventive step when the or more other such docu-obvious to a person skilled
	IFICATIO		Date of Molling of this International S	earch Report
		ompletion of the international Search 91 (11.03.91)	Date of Mailing of this international S  10 April 1991 (10.0	<b>:</b>
Internation	nal Searchi	ng Authority	Signature of Authorized Officer	
Europ	ean Pa	tent Office		

## ANNEX TO THE INTERNATIONAL SEARCH REPORT ON INTERNATIONAL PATENT APPLICATION NO.

EP 9002090 SA 42840

This annex lists the patent family members relating to the patent documents cited in the above-mentioned international search report. The members are as contained in the European Patent Office EDP file on 27/03/91

The European Patent Office is in no way liable for these particulars which are merely given for the purpose of information.

Patent document cited in search report	Publication date	Patem mem	Publication date	
CH-A- 536046	15-04-73	AT-A,B CH-B- CH-A- DE-A- GB-A-	308196 509624 1246468 1762746 1242457	15-05-73 30-06-71 15-03-71 20-08-70 11-08-71
EP-A- 0084675	03-08-83	DE-A-	3202540	04-08-83
US-A- 4709170	24-11-87	None		
US-A- 4563657	07-01-86	None		7 T T T T T T T T T T T T T T T T T T T
US-A- 4019143	19-04-77	None		

# INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen PCT/EP 90/02090

			1 11	
		ON DES ANMELDUNGSGEGENSTANDS CHI		nzugeben) <sup>6</sup>
Į.		tionalen Patentklassifikation (IPC) oder nach der r	nationalen Klassifikation und der IPC	
Int.C	) 5 H	04 J 3/07, H 03 L 7/093		
II. REC	HERCHIER	TE SACHGEBIETE		
		Rechercigener Mi		
Klassifik	ationssystem		Klassifikationssymbole	
int .C	.1. <sup>5</sup>	н 04 ј, н 03 г		
		Recherchierte nicht zum Mindestprüfstoff ge unter die recherchierte		
IIL EINS	CHLÄGIGE	VERÖFFENTLICHUNGEN <sup>9</sup>	:	
Art*	Kennzeid	chnung der Veröffentlichung 11, soweit erforderlich	unter Angabe der maßgeblichen Teile 12	Betr. Anspruch Nr. 13
x	CH,	A, 536046 (SYNCHRON) 30. Mai 1973		1
Y	:	siehe Spalte 2, Zeilen :	1-34	2,3,4
Y	EP,	A, 0084675 (ANT NACHRICE 3. August 1983 siehe Seite 2, Zeilen 16		2,3
Y	us,	A, 4709170 (LI) 24. November 1987 siehe Spalte 1, Zeilen	34-57	4 .
Y	US,	A, 4563657 (Qureshi et a 7. Januar 1986 siehe Spalte 1, Zeilen 1 Zeilen 11-17; Spalte 2,	L6-65; Spalte 2,	4
<ul> <li>Besondere Kategorien von angegebenen Veröffentlichungen 10:</li> <li>"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsem anzusehen ist meldedatum oder dem Prioritätsdatum veröffentlicht worde ist und mit der Anmeldung nicht kollidiert, sondern nur zur Verständnis des der Erfindung zugrundeliegenden Prinzip oder der ihr zugrundeliegenden Theorie angegeben ist</li> <li>"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröf-</li> </ul>				
fentlichungsdatum einer anderen im Recherchenberight ge- namten Veröffentlichung belegt werden soll oder die aus einem			te Erfindung kann nicht als neu oder a kalt beruhend betrachtet werden "Y" Veröffentlichung von besonderer Bede te Erfindung kann nicht als auf erfin ruhend betrachtet werden, wenn die	utung; die beanspruch- derischer Tätigkeit be- Veröffentlichung mit
bez "P" Ver turr lich	tlichungen dieser Kate- d diese Verbindung für n Patentfamille ist			
IV. BESC	HEINIGUN	G		
Datu		lusses der internationalen Recherche . März 1991	Absendedatum des internationalen Recher	
Inter		cherchenbehörde	Unterschrift des bevollmächtigten Bedjens	1
		Europäisches Patentamt	MISS E(S)	Meddale

	LÄGIGE VERÖF, .ITLICHUNGEN (Fortsetzung von Blett 2)	T
Art *	Kennzeichnung der Veröffentlichung, soweit erforderlich unter Angabe der maßgeblichen Teile	Betr. Anspruch Nr.
	Spalte 3, Zeile 10	
A	•	5,6,7
	<b></b>	1. 3,0,7
x	US, A, 4019143 (FALLON)	1
1	19. April 19// Siehe Snalte 2 Zeilen 38-41. Snalte 4	
	19. April 1977 siehe Spalte 2, Zeilen 38-41; Spalte 4, Zeite 57 - Spalte 5, Zeile 30	
	10110 0. 1pulo 0, 10110 00	
}		i
1		
	•	
		ļ
}		
1		
ŀ		
	•	
		ļ
- [		
		ļ
		•
		İ
-		
1	•	

## ANHANG ZUM INTERNATIONALEN RECHERCHENBERICHT ÜBER DIE INTERNATIONALE PATENTANMELDUNG NR.

EP 9002090

SA 42840

In diesem Anhang sind die Mitglieder der Patentfamilien der im obengenannten internationalen Recherchenbericht angeführten

Patentdokumente angegeben.

Die Angaben über die Familienmitglieder entsprechen dem Stand der Datei des Europäischen Patentamts am 27/03/91

Diese Angaben dienen nur zur Unterrichtung und erfolgen ohne Gewähr.

Im Recherchenbericht angeführtes Patentdokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichun	
CH-A- 536046	15-04-73	AT-A,B CH-B- CH-A- DE-A- GB-A-	308196 509624 1246468 1762746 1242457	15-05-73 30-06-71 15-03-71 20-08-70 11-08-71	
EP-A- 0084675	03-08-83	DE-A-	3202540	04-08-83	
US-A- 4709170	24-11-87	Keine		***	
US-A- 4563657	07-01-86	Keine	***********	T # # in in in min in in in in	
US-A- 4019143	19-04-77	Keine	7		